imago

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Takashi NAKAMURA, et al.

GAU:

2871

SERIAL NO: 10/616,979

EXAMINER:

FILED:

July 11, 2003

FOR:

DISPLAY DEVICE

REQUEST FOR PRIORITY

COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313

1	☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.	, filed	, is claimed pursuant to the
---	---	---------	------------------------------

☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e):

Application No.

Date Filed

Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY	APPLICATION NUMBER	MONTH/DAY/YEAR		
JAPAN	2002-204511	July 12, 2002		
JAPAN	2002-204559	July 12, 2002		
JAPAN	2002-218687	July 26, 2002		
JAPAN	2002-267972	September 13, 2002		
JAPAN	2002-313255	October 28, 2002		
JAPAN	2002-313273	October 28, 2002		
JAPAN	2002-313309	October 28, 2002		
JAPAN	2002-381775	December 27, 2002		

Certified copies of the corresponding Convention Application(s)

are	submitte	ed herewith

	will be	submitted	prior	to	payme	nt	of	the	Final	Fe	ee
--	---------	-----------	-------	----	-------	----	----	-----	-------	----	----

were filed in prior application Serial No. filed

were submitted to the International Bureau in PCT Application Number
Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.

☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed

☐ (B) Application Serial No.(s)

are submitted herewith

□ will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND,

; and

MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24,913

Joseph A. Scafetta, Jr. Registration No. 26,803

Customer Number

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年 7月12日

出 願 番 号 Application Number:

特願2002-204511

[ST. 10/C]:

[J P 2 0 0 2 - 2 0 4 5 1 1]

出 願 人
Applicant(s):

東芝松下ディスプレイテクノロジー株式会社

2003年 7月22日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 13766101

【提出日】 平成14年 7月12日

【あて先】 特許庁長官殿

【国際特許分類】 G09G 3/36

【発明の名称】 表示装置

【請求項の数】 8

【発明者】

【住所又は居所】 東京都港区港南4丁目1番8号 東芝松下ディスプレイ

テクノロジー株式会社内

【氏名】 中村 卓

【発明者】

【住所又は居所】 東京都港区港南4丁目1番8号 東芝松下ディスプレイ

テクノロジー株式会社内

【氏名】 林 宏 宜

【発明者】

【住所又は居所】 東京都港区港南4丁目1番8号 東芝松下ディスプレイ

テクノロジー株式会社内

【氏名】 吉田征弘

【発明者】

【住所又は居所】 東京都港区港南4丁目1番8号 東芝松下ディスプレイ

テクノロジー株式会社内

【氏名】 ▲もたい▼友信

【特許出願人】

【識別番号】 302020207

【住所又は居所】 東京都港区港南4丁目1番8号

【氏名又は名称】 東芝松下ディスプレイテクノロジー株式会社

【代理人】

【識別番号】 100075812

【弁理士】

【氏名又は名称】 吉 武 賢 次

【選任した代理人】

【識別番号】

100088889

【弁理士】

【氏名又は名称】 橘 谷 英 俊

【選任した代理人】

【識別番号】 100082991

【弁理士】

【氏名又は名称】 佐 藤 泰 和

【選任した代理人】

【識別番号】 100096921

【弁理士】

【氏名又は名称】 吉 元

弘

【選任した代理人】

【識別番号】 100103263

【弁理士】

【氏名又は名称】 川 崎

康

【手数料の表示】

【予納台帳番号】 087654

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 表示装置

【特許請求の範囲】

【請求項1】

縦横に列設される信号線及び走査線の各交点付近に形成される表示素子と、

前記表示素子のそれぞれに対応して複数個ずつ設けられ、それぞれが異なる範囲の入射光を受光して電気信号に変換する光電変換部と、

同一の前記表示素子に対応するすべての前記光電変換部で変換された電気信号 に応じた電荷を蓄積する電荷蓄積部と、を備えることを特徴とする表示装置。

【請求項2】

前記光電変換部は、ポリシリコン基板上に形成されるフォトダイオードであり

前記表示素子は、前記ポリシリコン基板上に形成されるTFT(Thin Film Transistor)であることを特徴とする請求項1に記載の表示装置。

【請求項3】

前記フォトダイオードは、P+層及びN+層の間にP-層及びN-層を挟み込んだ構造であることを特徴とする請求項2に記載の表示装置。

【請求項4】

前記表示素子のそれぞれに対応して設けられ、対応する前記電荷蓄積部に蓄積 された電荷に応じた2値データを記憶する記憶部を備えることを特徴とする請求 項1及至3のいずれかに記載の表示装置。

【請求項5】

前記記憶部は、スタティックRAMであることを特徴とする請求項4に記載の表示装置。

【請求項6】

同一の前記表示素子に対応する前記複数個の光電変換部を交互に選択する選択 部を備え、

前記電荷蓄積部は、前記選択部で選択された前記光電変換部で光電変換された 電荷を蓄積することを特徴とする請求項1及至5のいずれかに記載の表示装置。

【請求項7】

縦横に列設される信号線及び走査線と、これら信号線及び走査線の各交点付近 に形成される表示素子と、を有するアレイ基板と、

前記アレイ基板に対向配置される対向基板と、

バックライトと、を備え、

前記アレイ基板、前記対向基板及び前記バックライトの順に配置されることを 特徴とする表示装置。

【請求項8】

前記アレイ基板は、

縦横に列設される信号線及び走査線の各交点付近に形成される表示素子と、

前記表示素子のそれぞれに対応して複数個ずつ設けられ、それぞれが異なる範囲の入射光を受光して電気信号に変換する光電変換部と、

同一の前記表示素子に対応するすべての前記光電変換部で変換された電気信号 に応じた電荷を蓄積する電荷蓄積部と、を有し、

前記光電変換部は、前記バックライトからの光が前記対向基板及び前記アレイ 基板を通過して、前記アレイ基板上に配置された画像取込み対象物で反射された 光を光電変換することを特徴とする請求項7に記載の表示装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、画像取込み機能を備えた表示装置に関する。

[0002]

【従来の技術】

液晶表示装置は、信号線、走査線及び画素TFTが列設されたアレイ基板と、信号線及び走査線を駆動する駆動回路とを備えている。最近の集積回路技術の進歩発展により、駆動回路の一部をアレイ基板上に形成するプロセス技術が実用化されている。これにより、液晶表示装置全体を軽薄短小化することができ、携帯電話やノート型コンピュータなどの各種の携帯機器の表示装置として幅広く利用されている。

[0003]

ところで、アレイ基板上に、画像取込みを行う密着型エリアセンサを配置した表示装置が提案されている(特開2001-292276公報、特開2001-339640公報を参照)。

$[0\ 0\ 0\ 4\]$

【発明が解決しようとする課題】

しかしながら、この種の従来の表示装置は、画素ごとにフォトダイオードを1個ずつ設けており、スキャナの解像度が低いため、画像は粗く、実用性に乏しい

[0005]

また、液晶表示装置用の駆動TFTとして広く用いられているポリシリコンTFTは、電気的特性を均一化させるのが技術的に難しく、センサ出力を高精度にA/D変換するのが困難である。

[0006]

また、画像取込みの対象である紙面とセンサとの間の距離が、ガラス厚0.7mm + 光学フィルム厚0.4mmの和1.1mmであるため、紙面での拡散光が隣接センサに入射してしまい、ノイズの原因になる。

[0007]

本発明は、このような点に鑑みてなされたものであり、その目的は、高解像度で高精度の画像取込みが可能な表示装置を提供することにある。

[0008]

【課題を解決するための手段】

上述した課題を解決するために、本発明は、縦横に列設される信号線及び走査線の各交点付近に形成される表示素子と、前記表示素子のそれぞれに対応して複数個ずつ設けられ、それぞれが異なる範囲の入射光を受光して電気信号に変換する光電変換部と、同一の前記表示素子に対応するすべての前記光電変換部で変換された電気信号に応じた電荷を蓄積する電荷蓄積部と、を備える。

[0009]

【発明の実施の形態】

以下、本発明に係る表示装置について、図面を参照しながら具体的に説明する

[0010]

(第1の実施形態)

図1は本発明に係る表示装置の第1の実施形態の概略構成図であり、アレイ基板上の構成を示している。図1の表示装置は、信号線及び走査線が列設される画素アレイ部1と、信号線を駆動する信号線駆動回路2と、走査線を駆動する走査線駆動回路3と、画像を取り込んで出力する検出回路&出力回路4と、画像取込み用のセンサを制御するセンサ制御回路5とを備えている。

$[0\ 0\ 1\ 1]$

図2は画素アレイ部1の一部を詳細に示したブロック図である。図2の画素アレイ部1は、縦横に列設される信号線及び走査線の各交点付近に形成される画素 TFT11と、画素TFT11の一端とCs線との間に接続される液晶容量C1 及び補助容量C2と、各画素TFT11ごとに2個ずつ設けられる画像取込み用のセンサ12a,12bとを有する。センサ12a,12bは、不図示の電源線 及び制御線に接続されている。

$[0\ 0\ 1\ 2]$

図3は図2の一部を詳細に示した回路図である。図3に示すように、センサ12a,12bはそれぞれフォトダイオードD1,D2とセンサ切替用トランジスタQ1,Q2とを有する。フォトダイオードD1,D2は、受光した光の光量に応じた電気信号を出力する。センサ切替用トランジスタQ1,Q2は、1画素内の複数のフォトダイオードD1,D2のいずれか一つを交互に選択する。

$[0\ 0\ 1\ 3]$

各画素は、2つのセンサ12a, 12bと、同一画素内の2つのセンサ12a, 12bで共用されるキャパシタC3と、キャパシタC3の蓄積電荷に応じた2値データを格納するバッファ13と、バッファ13への書込み制御を行うトランジスタQ3と、バッファ13及びキャパシタC3を初期化するリセット用トランジスタQ4とを有する。

[0014]

バッファ13は、スタティックRAM(SRAM)で構成され、例えば、図4に示すように、直列接続された2つのインバータIV1, IV2と、後段のインバータIV2の出力端子と前段のインバータIV1の入力端子との間に配置されるトランジスタQ5と、後段のインバータの出力端子に接続される出力用トランジスタQ6とを有する。

[0015]

信号SPOLBがハイレベルのときに、トランジスタQ5はオンし、2つのインバータIV1, IV2は保持動作を行う。信号OUTiがハイレベルのときに、保持しているデータが検出線に出力される。

[0016]

本実施形態の表示装置は、通常の表示動作を行うこともできるし、スキャナと 同様の画像取込みを行うこともできる。通常の表示動作を行う場合は、トランジスタQ3はオフ状態に設定され、バッファ13には有効なデータは格納されない。この場合、信号線には、信号線駆動回路2からの信号線電圧が供給され、この 信号線電圧に応じた表示が行われる。

$[0\ 0\ 1\ 7]$

一方、画像取込みを行う場合は、図5に示すようにアレイ基板21の上面側に画像取込み対象物(例えば、紙面)22を配置し、バックライト23からの光を対向基板24とアレイ基板21を介して紙面22に照射する。紙面22で反射された光はアレイ基板21上のセンサ12a,12bで受光され、画像取込みが行われる。取り込んだ画像データは、バッファ13に格納された後、検出線を介して不図示のCPUに送られる。このCPUは、本実施形態の表示装置から出力されるデジタル信号を受けて、データの並び替えやデータ中のノイズの除去などの演算処理を行う。なお、CPUは一つの半導体チップで構成してもよいし、複数の半導体チップで構成してもよい。

$[0\ 0\ 1\ 8]$

[0019]

次に、図6の時刻t1~t2では、画素アレイ部1を1行ずつ順に駆動し、全画素を同一色(例えば白色)に設定する。

[0020]

次に、時刻 t 3 では、信号RST, SPOLA, SPOLBをいずれもハイレベルに設定して、トランジスタQ3, Q4, Q5 をいずれもオンさせる。これにより、バッファ 1 3 とキャパシタ C 3 に初期値が設定される。

[0021]

信号RSTがローレベルになると(時刻 t 4)、センサ12 a, 12 b は画像取り込みを開始する。紙面22からの反射光がセンサ12 a, 12 b 内のフォトダイオードD1, D2で受光されると、キャパシタC3に蓄積された電荷がフォトダイオードD1, D2を通って接地端子GNDに流れる。すなわち、リーク電流が流れる。これにより、キャパシタC3の蓄積電荷が減少する。

[0022]

時刻 t 5 になると、信号SPOLAがハイレベルになり、キャパシタC 3 の蓄積電荷に応じた 2 値データがバッファ 1 3 に格納される。

[0023]

その後、時刻 t 6 になると、信号SPOLBがハイレベルになり、バッファ 1 3 が保持動作を開始する。その後、時刻 t 7 になると、バッファ 1 3 に格納されたデータが各画素ごとに順に検出線に供給されて不図示の C P U に送られる。

[0024]

図6において、各画素ごとにバッファ13を設ける理由は以下の通りである。キャパシタC3の蓄積電荷は、センサ12a,12b内のフォトダイオードD1,D2を流れる電流によりリークする以外に、画素内のTFTを流れる電流によってもリークする。このため、時間がたつにつれて、キャパシタC3の蓄積電荷は少なくなり、キャパシタC3の両端電圧も低下してしまう。このため、各画素ごとにバッファ13を設け、キャパシタC3の蓄積電荷がリークする前にバッファ13に転送すれば、キャパシタC3のリークによる影響を受けずに画像取込みを行うことができる。

[0025]

なお、バッファ13としてSRAMを用いる理由は、SRAMは数十万ルクスの光が照射されても、論理反転などの誤動作を起こすおそれがないためである。

[0026]

時刻 t 8以降は、センサ切替信号 P A R がローレベルになり、センサ 1 2 a, 1 2 b を切り替えて画像取込みを行う。

[0027]

本実施形態のアレイ基板21上に形成される各構成部分は、nチャネルTFTとpチャネルTFTを用いて形成される。

[0028]

図7はnチャネルTFTの製造工程図、図8はpチャネルTFTの製造工程図である。まず、ガラス基板31上にSiNxやSiOx等からなるアンダーコート層をCVD法により形成する。アンダーコート層を形成する理由は、ガラス基板31上に形成される素子に不純物が拡散しないようにするためである。

[0029]

次に、PECVD法やスパッタリング法等により、ガラス基板31上に非晶質シリコン膜を形成した後、非晶質シリコン膜にレーザを照射して結晶化させ、多結晶シリコン膜32を形成する。

[0030]

次に、多結晶シリコン膜32をパターニングした後、PECVD法やECR-CVD法等で 形成したSiOx膜からなる第1絶縁層33を形成する。そして、多結晶シリコン膜 32の所定箇所に低濃度のボロンを注入する(図7(a)、図8(a))。

[0031]

次に、レジスト等34をマスクとして、所定箇所にリンをイオン注入する(図7(b)、図8(b))。次に、レジスト等34をマスクとして、nチャネルTFTの形成箇所にボロンをイオン注入する(図7(c))。

[0032]

次に、Mo-TaやMo-W等の第1メタルを成膜してパターニングし、ゲート電極35を形成する。次に、レジスト等34をマスクとして、イオン注入法を用いて、

n チャネルTFTの形成箇所にリンイオンを注入し(図7(d))、p チャネルTFTの形成箇所にボロンイオンを注入する(図8(c))。

[0033]

次に、レジスト等34をマスクとして、pチャネルTFTの形成箇所に低濃度リンをイオン注入する(図8(d))。

[0034]

次に、SiOxからなる第2絶縁層36を形成した後、電極を形成するためのコンタクトホールを開口した後、第2メタル37を成膜してソース・ドレイン電極をパターニングするする(図7(e)、図8(e))。最後に、パッシベーション膜としてSiN膜を成膜してnチャネルTFTとpチャネルTFTが完成する。

[0035]

図2に示したセンサ12a, 12b内のフォトダイオードD1, D2は、p+層、p-層、n-層及びn+層からなるPIN構造にするのが望ましい。PIN構造は、空乏層が広く、光-電流変換効率がよいためである。

[0036]

図9はPIN構造のフォトダイオードD1, D2の製造工程図である。まず、ガラス基板31上に第1絶縁層33を形成した後、その上面に低濃度のボロンをイオン注入してp-層を形成する(図9(a))。

[0037]

次に、レジスト等34をマスクとしてリンをイオン注入し、第1絶縁層33の一部にn+層を形成する(図9(b))。次に、レジスト等34をマスクとしてボロンをイオン注入し、第1絶縁層33の一部にp+層を形成する(図9(c))。

[0038]

次に、ゲート電極35となる第1メタルを形成した後、レジスト等34をマスクとして低濃度リンをイオン注入する(図9(d))。次に、第2絶縁層36を形成してコンタクトホールを開け、第2メタル37を所定形状に形成する(図9(e))。

[0039]

本実施形態の表示装置は、図5に示したように、アレイ基板21とバックライト23との間に対向基板24を配置している。その理由は、仮に図10に示すように対向基板24とバックライト23との間にアレイ基板21を配置すると、アレイ基板21上に形成されたすべての素子がバックライト23からの光を直接受けるとともに、紙面22からの反射光が弱くなるため、反射光の強弱を精度よく検出できない。これに対して、本実施形態の場合、図11に示すように、バックライト23からの直接光をアレイ基板21上の第1及び第2メタル37で遮ることができ、紙面22からの反射光のみをポリシリコン層に入射することができる

[0040]

センサ12a, 12bの内部構成は、図3に示した回路に限定されない。図1 2はセンサ12a, 12bの内部構成の変形例を示す図である。Type-Aは、図3 と同様の回路構成であり、キャパシタC3に蓄積された電荷を、光を受光したフォトダイオードD1を介して接地端子VSS1にリークさせるものである。

[0041]

Type-Bは、Type-Aとは逆に、光を受光したフォトダイオードD1からキャパシタC3に電流を流して電荷を蓄積するものである。

$[0\ 0\ 4\ 2]$

Type-Cは、光を受光したフォトダイオードD1からキャパシタC3に電流を流して電荷を蓄積し、光を受光しない場合は、キャパシタC3からバイアス用トランジスタQ7を介してゆっくり電荷をリークさせるものである。

[0043]

Type-Eは、光の強度に応じた電圧を取り出すものである。

[0044]

このように、本実施形態では、各画素ごとに複数のセンサ12a, 12bを設けて画像取込みを行うため、高解像度で画像取込みを行うことができる。また、センサ12a, 12bで取り込んだ画像データをバッファ13に格納するため、フォトダイオードD1, D2で受光した光量を正確に検出できる。

[0045]

さらに、アレイ基板21、対向基板24及びバックライト23の順に配置するため、バックライト23からの直接光がフォトダイオードD1, D2に入射されなくなり、紙面22からの反射光の強弱をフォトダイオードD1, D2にて精度よく検出できる。

[0046]

図2では、1画素に2個のセンサ12a, 12bを設ける例を説明したが、センサ12a, 12bの数は2個に限定されず、3個以上でもよい。センサ12a, 12bの数が増えるほど、画像取込み時の解像度を上げることができる。

[0047]

(第2の実施形態)

第2の実施形態は、バッファの代わりに、A/D変換を行う検出回路を設ける ものである。

[0048]

図13は表示装置の第2の実施形態の概略構成を示すブロック図である。図13の表示装置は、図3と比較すればわかるように、バッファの代わりにA/D変換を行う検出回路41を備えており、キャパシタC3の蓄積電荷は、トランジスタQ3と検出線を介して検出回路41に供給される。検出回路41は、アレイ基板の額縁部分に設けられる。

[0049]

図13のような構成にすると、画素内の素子数が少なくなる。透過型液晶表示装置のように背面に光源を備え、各画素内の表示素子を制御して各画素の明暗を制御して表示を行う表示装置では、画素開口部の面積の割合(開口率)を大きくでき、光源の輝度を比較的低くできることから、光源で消費される消費電力を削減できる。

[0050]

また、密着センサとしての動作を考えた場合、光源の光が画素内の素子にそれほど遮られずに、有効に撮像対象に到達反射するため、センサの動作時にも光源の輝度を比較的低くして光源で消費される消費電力を削減できる。

[0051]

また、画素内にバッファを設けない場合は、センサの信号を検出線を介して額 縁部に設けられたA/D変換回路に伝達しなければならない。画素内に設けられ るセンサ出力保持用のキャパシタC3の容量は、開口率確保の制約などから高々 1 p F程度であり、検出線の容量Coutは、表示装置の場合、画素電極やその他素 子・配線電極などと容量結合するため20 p F程度である(4 "Q V G A の場合)。

[0052]

画素内の1pFの容量に仮に5Vが蓄積された場合、20pFの検出線の容量 Coutに導かれた途端に非常に微弱な振幅になってしまう。その大きさは、電荷保存則により容易に推定できるように、もとの信号振幅のC3/(C3+Cout)程度となる。この場合、1[pF]/(1[pF]+20[pF])となりもとの信号振幅の5%未満の微小振幅になると見積もられる。そこで、額縁部のA/D変換回路は、微小な電位差をはっきりとした電位差に増幅できることが必要である。

[0053]

しかしながら、シリコン基板上に形成されるトランジスタ回路の場合と異なり、絶縁基板上に低温ポリシリコンプロセスを用いて形成されるLTPS素子(Low Temperature Poly-Si素子)の場合、同一チップ上でも素子特性のVthばらつきが1V程度になることがある。このため、シリコン基板上のA/D変換回路でよく用いられる差動回路(オペアンプ)をそのまま用いることができず、Vthばらつきの補償手段を有したA/D変換回路が必要となる。オペアンプを普通に用いると、素子のVthばらつきなどにより、あるセンサ出力電位が、ある検出回路でハイレベルに変換され、別の検出回路ではローレベルに変換されるなどして実用にならないためである。

[0054]

以下では、とくにLTPS素子を用いて表示装置のアレイ基板上に一体形成する場合に特に有効なVt h ばらつき補償手段を有したA/D変換回路を備えた検出回路について述べる。

[0055]

図14は検出回路41の詳細構成を示す回路図である。図14の検出回路41

は、各検出線ごとに、トランジスタQ7, Q8と、キャパシタC4及びインバータIV1からなるアンプ42と、インバータIV2と、ラッチ43と、トランジスタQ9と、トランジスタQ10及びレジスタ回路44からなるシフトレジスタ45とを有する。

[0056]

トランジスタQ7のゲートにはいずれも信号/PRCが入力され、トランジスタQ8のゲートにはいずれも信号PRCが入力される。まず最初は、所定期間だけ信号PRCをハイレベルにする。これにより、トランジスタQ8がオンし、アンプ42の入力端は、電圧VPRCに初期化される。電圧VPRCは、センサのハイレベルの出力が検出線に導かれた場合の検出線電圧と、センサのローレベルの出力が検出線に導かれた場合の検出線電圧との間の電圧に設定される。アンプ42内のインバータIV1の入出力端子間にスイッチSW1が接続されており、電圧PRCがハイレベルのときは、このスイッチSW1がオンするため、インバータIV1の入力端(=キャパシタ素子C4の下側の端)にはインバータの動作しきい値が保持される。このとき、アンプ42は増幅動作を行わない。この動作により、Vthのキャンセルが行われる。Vthがばらついても、インバータIV1の入力端にはインバータIV1の動作閾値が保持される。

[0057]

次に、信号/PRCをハイレベル(信号PRCをローレベル)にすると、検出線の電圧が電圧 VPRCより高いか否かがそのままキャパシタ素子 C4を介して、インバータIV1の入力端に動作閾値に対して高いか否かの電圧に置き換わるように入力され、インバータIV1の出力端に反転増幅出力が確実に出力される。このようにして、Vthばらつきが1V程度あるような場合でも確実にA/D変換が行われる。

[0058]

その後、所定のタイミングで、ラッチ43はラッチ動作を行う。その後、信号 Aがハイレベルになると、ラッチ43の出力がシフトレジスタ45の各レジスタ 回路44に書き込まれる。その後、信号Aがローレベルになると、トランジスタ Q10がオンし、各レジスタ回路44は縦続接続され、クロックCLKに同期し て、データは1段ずつ右側にシフトされ、右端のレジスタ回路44からCPUに供給される。

[0059]

なお、場合によっては、ラッチ43を省略することも可能である。検出線の出力を直接シフトレジスタ45に導いてやればよい。ただし、シフトレジスタ45がCPUにデータを出力し終えたちょうど良いタイミングで、検出線の出力をシフトレジスタ45に供給する必要がある。シフトレジスタ45にデータを格納し終わるまでに検出回路41の出力が変化しないようにするためである。

[0060]

これに対し、図14のようにラッチ43を設けると、シフトレジスタ45の動作にかかわらず、A/D変換の出力をラッチ43に保持し続けることができ、迅速に次の検出動作に入ることができる利点がある。

$[0\ 0\ 6\ 1]$

図14では、アンプ42をキャパシタC4とインバータIV1の一個ずつで構成しているが、図15に示すように、キャパシタC4とインバータIV1を複数個ずつ縦続接続してもよい。これにより、アンプ42の利得制御の精度を向上できる。縦続接続数が多いほど、A/D変換可能な検出線の最小振幅をより小さくでき、A/D変換機の感度を高めることができることになる。

$[0\ 0\ 6\ 2]$

このように、第2の実施形態では、アレイ基板の額縁部分に設けられた検出回路41により、キャパシタC2の蓄積電荷をA/D変換するため、画素内にバッファを設ける必要がなくなり、画素の構造を簡略化でき、その分、センサの解像度向上が図れる。

[0063]

図13では、画素アレイ部内にバッファを設けずに、アレイ基板の額縁部分に 検出回路41を設ける例を説明したが、画素アレイ部に図3と同様のバッファを 設けてもよい。これにより、二重にA/D変換を行うことになるが、バッファの 出力振幅を小さくすることができることから、消費電力の削減が図れる。

[0064]

すなわち、表示装置の場合、検出線は前述のように、表示画素電極などと容量結合するため、バッファの駆動負荷として大きくなる。検出線を駆動するための消費電力は、検出線の容量をCout、検出線が駆動される周波数をfout、検出線の振幅をVaとしたとき、Cout×fout×Va×Vaで表すことができるため、Vaを検出回路が判別できる程度に小さくすることは消費電力低減に有効である。例えば、検出線を5 V振幅で駆動する場合に対し、1 V振幅で駆動する場合には、バッファ部の検出線駆動のための消費電力は25分の1に削減される。

[0065]

上述した図13では、各検出線ごとに検出回路41を設ける例を説明したが、 複数のセンサで同一の検出回路41を共有してもよい。

[0066]

図16は複数の検出線で同一の検出回路41を共有する場合の検出回路41aの回路図である。図14の検出回路41と比較して、それぞれ異なる検出線に接続されるトランジスタQ11,Q12を有する検出線選択回路が新たに設けられている。

$[0\ 0\ 6\ 7]$

検出線選択回路内のトランジスタQ11,Q12は、信号KIRの論理によりいずれか一方がオンし、2つの検出線上の信号のいずれか一方をトランジスタQ7に供給する。

[0068]

このように、複数の検出線で同一の検出回路41aを共有することにより、検出回路41aの数を削減でき、額縁部分の占有面積の削減と消費電力の削減が可能になる。

[0069]

なお、3本以上の検出線で同一の検出回路を共有してもよい。同一の検出回路 を共有する検出線の数が増えるほど、検出回路の占有面積と消費電力の削減が図 れる。

[0070]

上述した実施形態では、撮像対象物の反射光をフォトダイオードなどのアレイ

基板上の素子のリーク電流に光電変換する密着センサー体型表示装置の検出回路として説明したが、センサ部が素子の光応答を利用するものでなくても同様に適用可能である。例えば、TFT素子のドレインーソース電極間を適当な電位に設定し、指などがゲート電極に接近したか否かをドレインーソース間電流に変換するようなセンサの検出回路としても有効である。

[0071]

【発明の効果】

以上詳細に説明したように、本発明によれば、画像取込みが可能な表示装置に おいて、1画素に複数の光電変換部を設けるため、画像取込み時の解像度を向上 できる。

【図面の簡単な説明】

【図1】

本発明に係る表示装置の一実施形態の概略構成図。

【図2】

画素アレイ部の一部を詳細に示したブロック図。

【図3】

図2の一部を詳細に示した回路図。

[図4]

バッファの内部構成を示す回路図。

図 5

表示装置の構造を示す簡易的な断面図。

【図6】

画像取込み時の動作タイミング図。

【図7】

nチャネルTFTの製造工程図。

【図8】

pチャネルTFTの製造工程図。

【図9】

PIN構造のフォトダイオードの製造工程図。

【図10】

アレイ基板と対向基板の位置関係を変えた場合の断面図。

【図11】

本実施形態の断面図。

【図12】

センサの内部構成の変形例を示す図。

【図13】

表示装置の第2の実施形態の概略構成を示すブロック図。

【図14】

検出回路41の詳細構成を示す回路図。

【図15】

アンプの変形例を示す回路図。

【図16】

複数の検出線で同一の検出回路を共有する場合の検出回路の回路図。


【符号の説明】

- 1 画素アレイ部
- 2 信号線駆動回路
- 3 走査線駆動回路
- 4 検出回路41&出力回路
- 5 センサ制御回路
- 11 画素TFT
- 12a, 12b センサ
- 13 バッファ
- 21 アレイ基板
- 22 紙面
- 23 バックライト
- 24 対向基板
- 41 検出回路
- 42 アンプ


- 43 ラッチ
- 45 シフトレジスタ

【書類名】 図面

図1]



【図2】



【図3】







図4】




【図5】




【図6】




[図7]




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】



【図16】



【書類名】 要約書

【要約】

【課題】 高解像度で高精度の画像取込みが可能な表示装置を提供する。

【解決手段】 本発明に係る表示装置は、信号線及び走査線が列設される画素アレイ部1と、信号線を駆動する信号線駆動回路2と、走査線を駆動する走査線駆動回路3と、画像を取り込んで出力する検出回路&出力回路4と、画像取込み用のセンサを制御するセンサ制御回路5とを備えている。各画素ごとに複数のセンサ12a,12bを設けて画像取込みを行うため、高解像度で画像取込みを行うことができる。また、センサ12a,12bで取り込んだ画像データをバッファ13に格納するため、フォトダイオードD1,D2で受光した光量を正確に検出できる。さらに、アレイ基板21、対向基板24及びバックライト23の順に配置するため、紙面22からの反射光の強弱をフォトダイオードD1,D2にて精度よく検出できる。

【選択図】 図3

特願2002-204511

出願人履歴情報

識別番号

[302020207]

1. 変更年月日

2002年 4月 5日

[変更理由]

新規登録

住 所

東京都港区港南4-1-8

氏 名

東芝松下ディスプレイテクノロジー株式会社